本文為明德揚原創文章，轉載請注明出處！

一、SDRAM數據總線屬性

下圖為SDRAM的某一接口時序圖，我們可以看到，讀和寫占用的都是DQ這個數據總線，對于SDRAM來說，只有一根數據總線，那么當我們需要用這根線讀取數據的時候，讀出來的數據占用了總線，這個時候是必然無法寫入數據的，同樣的在寫數據的時候也無法進行讀數據的操作。

二、SDRAM同時讀寫需求

雖然SDRAM具有不可同時讀寫的屬性，但是在一些項目中需要寫入的數據和讀出的數據都是連續的。比如在邊緣檢測的工程中，攝像頭一直在傳出數據，并且送到VGA的圖像數據也不能斷，這時我們既要將攝像頭傳出的數據寫到SDRAM，又要從SDRAM讀出數據并在VGA顯示。因此實際工程中時需要SDRAM同時實現讀數據和寫數據功能的。

前面我們也分析過SDRAM的接口時序圖，明確DQ總線只能進行讀數據或者寫數據，不能同時進行讀寫數據，那么如果遇到上述情況，就需要我們在SDRAM固有屬性的基礎上來解決問題。

三、“偽同時讀寫”的原理

既然SDRAM的屬性不變，那么我們可以在SDRAM時序前面加兩個FIFO，SDRAM接口時序和SDRAM硬件之間由一根數據總線DQ相連，如下圖所示。

FIFO是在FPGA中比較常用的存儲器，FIFO寫入和讀出都由時鐘控制，而且可以用不同的時鐘，那么當讀出的時鐘大于寫入時鐘的時候，我可以一直往里面寫，但是由于讀出的速率要快，那就不必要一直讀，FIFO的深度越深，我就可以等待越多的時間。

上圖結構中，設置FIFO左邊時鐘是25M，右邊時鐘為100M。寫命令和寫數據先保存到FIFO1中，讀命令保存到FIFO2中，在SDRAM接口時序里面，會判斷FIFO1和FIFO2中誰有數據，誰有數據就執行哪個命令；如果都同時有數據，那工程師可以決定一個優先級，選擇其中一個命令執行。而沒有選中的命令，則保留到FIFO中緩存，等候被選中執行。

簡單來講就是數據都暫時的存在FIFO中，FIFO左邊和右邊的工作時鐘不同，同樣一組數據，如果左邊讀寫數據都需要一個時鐘，那么右邊讀寫數據就需要四倍時鐘即四個時鐘。這樣一來，看FIFO右側的接口，永遠都是要不就是寫，要不就是讀，DQ不會被讀寫同時使用（也就是讀寫不同時）。而在左側的接口看來，寫命令和讀命令是可以同時有效的（也就是讀寫同時）。

有的朋友會講，這種方法并不是真正的同時讀寫呀。其實，能不能同時讀寫，是在不同的時間精度來看待的。例如右側的接口，在某一個時鐘沿看來，其狀態不是讀就是寫，無法實現讀寫同時；但如果把時間拉長，例如在1秒的時間內來看，在這一秒鐘內既有讀數據狀態，又有寫數據，就會令我們感覺到它是可以同時讀和寫的。將這樣一個結構當作一個整體來看，可以認為實現了SDRAM的同時讀寫，我們將其稱之為“偽同時讀寫”。

其實這種“偽同時讀寫”我們還是經常會遇到的。例如電腦CPU，眾所周知，它是串行執行指令的，一次只能處理一個指令。但我們在使用電腦時，可以感覺到QQ、瀏覽器和電影是同時工作的，這也就是時間精度的問題。

四、現實案例

學會了利用FIFO的存儲特點來實現“偽同時讀寫”，我們也就解決了最開始提到的SDRAM在邊緣檢測中實現同時讀寫的問題。我們在寫側接收的像素數據在25M時鐘域的，在FIFO1的讀側是100M的時鐘域，讀寫速率相差4倍，當FIFO緩存一定量的數據之后，就讀出來寫到SDRAM中，寫完之后，就可以利用FIFO1讀寫的時間差，來將SDRAM中的數據讀出，然后再放到一個寫側時鐘100M，讀側時鐘25M的FIFO2中，就可以保證FIFO2一直有數據讀出，而FIFO1又一直有數據寫入。這樣以來就實現了攝像頭一直采集數據并且一直有數據傳輸到VGA。

以上就是通過FIFO實現SDEAM同時讀寫的解決方案，更多關于FPGA的歡迎加Q:1817866119（N老師）進行交流討論！