本文為明德揚原創文章，轉載請注明出處！
一、項目背景
明德揚(MDY)在2021年承擔了多個基于XILINX芯片的研發項目，包括VPX網絡透明傳輸項目(芯片為XC7K325T-2FBG900)、某高端測試儀項目(芯片為XCKU060-FFVA1156)、某網閘設備項目(芯片為XC7Z030-FBG676)等，另外，明德揚自研了基于XC7K325T-2FBG900和基于XC7K410T-2FBG900芯片的核心板，在XILINX研發領域擁有豐富的經驗。即使擁有豐富經驗和積累，每個新項目我們均要投入相當大的精力去研發。例如本文章分享的案例，在一個研發設備的壓力測試中，每隔3分鐘對設備進行斷電復位重啟，部分設備會出現低于1%概率的FPGA加載不成功，重啟300多次，會存豐1~3次的加載失敗。為定位此問題，花費了一個多月，先后投入多位專家，最終確定問題的根源是“上電的時序問題”，特為此給大家分享。
二、XILINX的上電啟動流程
FPGA上電啟動包含三大流程，分別是Setup，Bitstream Loading和Startup Sequence。本次故障的現象是FLASH有概率無法加載，因此定位出現問題的流程是Setup。
在第一階段的流程中，FPGA首先要上電，其中VCCINT、VCCBRAM、VCCAUX、VCCIO要以由低到高的順序依次上電。當芯片上電后，電壓達到VCCO后在10~50ms內，init_b會拉高，初始化完成，FPGA開始加載配置工作。但是FPGA上電第一次加載時，與PROGRAM_B信號沒有關系，只需要達到init_b的延遲時間，當init_b拉高，FPGA就會加載配置。
三、問題原因：
FPGA上電時序圖如圖1所示，時序要求如表1所示。上電后init_b會延遲10~50ms后拉高，然后CCLK開始輸出，加載外部FLASH。通過示波器實測Tpor大約是20ms左右。而且經過反復測量發現，Tpor的延時是相對于VCCINT電壓啟動后的。
圖1：FPGA上電啟動時序
表1：FPGA上電時序要求
因此，如果FPGA的鏈路啟動時間過長，整個鏈路啟動時間超過50ms的時候，init_b信號的上升沿就會正好卡在3.3V電壓啟動的過程中，如圖2所示。此時FPGA認為已經可以進行加載流程，因此發送CCLK給外部FLASH。但是當前3.3V電壓僅爬升到1.9V，還不足以啟動FLASH芯片，因此FLASH芯片不會響應，FPGA在得不到FLASH回應后，init_b信號再次拉低，表示FLASH加載過程出現異常。導致連上仿真器發現FLASH沒有加載成功。
圖2：故障情況下的上電時序（黃線：3.3V 藍線：init_b）
四、解決方案
1、減少電源鏈路啟動的時間，將時間控制在50ms以內，同時尋找導通時間更短的MOS管，讓3.3V電壓爬升的時間縮短至1ms左右。
2、由于故障的根本原因在于FPGA開始加載FLASH時，3.3V點沒有達到FLASH的工作電壓，因此可以嘗試更換一片寬壓FLASH芯片，看看問題能否解決。
3、前面兩種方案是基于不改版的情況下。如果后期可以改版，還是建議使用PCIE上來的12V電源，來提供整板的供電。所有電壓都通過電源芯片進行轉換。然后將3.3V電源芯片的PGOOD引腳連接至init_b上。這種方式是人為延遲了init_b跳變的時間，也就是說可以確保3.3V電壓穩定之后，再去加載FLASH，這樣就可以確保不會出現該故障。而且即使3.3V爬升速率很滿，也可以在3.3V電源達到足夠大的值之后再加載FLASH。圖3就是在類似的板子上做了這樣的試驗，即使3.3V的上升時間達到了20ms，在 init_b跳變的時刻，3.3V電源也已經達到了3.0V的輸出，完全可以保證FLASH芯片正常工作。
圖3：故障修復后的上電時序（黃線：3.3V 藍線：init_b）
溫馨提示：明德揚2023推出了全新課程——邏輯設計基本功修煉課，降低學習FPGA門檻的同時，增加了學習的趣味性，并組織了考試贏積分活動
http://m.cqqtmy.cn/ffkc/415.html
（點擊→了解課程詳情?）感興趣請聯系易老師：13112063618（微信同步）
明德揚除了培訓學習還有項目承接業務，擅長的項目主要包括的方向有以下幾個方面：
1. MIPI視頻拼接
2. SLVS-EC轉MIPI接口(IMX472 IMX492)
3. PCIE采集系統
4. 圖像項目
5. 高速多通道ADDA系統
6. 基于FPGA板卡研發
7. 多通道高靈敏電荷放大器
8. 射頻前端
需要了解相關信息可以聯系：易老師13112063618（微信同號）