（1） 快速掌握（本部分是學(xué)習(xí)verilog的重要部分，配有verilog語(yǔ)法介紹和訓(xùn)練題目，大部分都包含有視頻。verilog內(nèi)容有很多，但如果是設(shè)計(jì)的話，我們只用了很少一部分內(nèi)容，明德?lián)P的VERILOG就是學(xué)習(xí)設(shè)計(jì)部分，所以才稱之為快速掌握。）
點(diǎn)我開(kāi)始學(xué)習(xí)
（2） 設(shè)計(jì)規(guī)范（本部分講述了MDY的設(shè)計(jì)規(guī)范，這僅是一般性規(guī)范，規(guī)定了信號(hào)命名、時(shí)鐘復(fù)位和一般性設(shè)計(jì)規(guī)范，應(yīng)該來(lái)說(shuō)是很通用的）
點(diǎn)我開(kāi)始學(xué)習(xí)
（3） 測(cè)試文件（本部分是測(cè)試文件的編寫(xiě)。設(shè)計(jì)文件和測(cè)試文件有很大的不同，設(shè)計(jì)文件限制性很強(qiáng)，只能用有限的幾種語(yǔ)法；而測(cè)試文件很隨意，想怎么用就怎么用。但是測(cè)試文件一般是不太關(guān)心的，寫(xiě)得好寫(xiě)得不好，也無(wú)所謂，能解決問(wèn)題就行。所以一般公司不會(huì)規(guī)范測(cè)試文件。測(cè)試文件也要掌握一下，本部分首先講了測(cè)試文件的構(gòu)成，然后是5個(gè)測(cè)試文件的進(jìn)階練習(xí)，據(jù)反映還是有一定難度的，愿意挑戰(zhàn)的就來(lái)試下。
點(diǎn)我開(kāi)始學(xué)習(xí)
溫馨提示：明德?lián)P2023推出了全新課程——邏輯設(shè)計(jì)基本功修煉課，降低學(xué)習(xí)FPGA門(mén)檻的同時(shí)，增加了學(xué)習(xí)的趣味性，并組織了考試贏積分活動(dòng)
http://m.cqqtmy.cn/ffkc/415.html
（點(diǎn)擊→了解課程詳情?）感興趣請(qǐng)聯(lián)系易老師：13112063618（微信同步）
明德?lián)P除了培訓(xùn)學(xué)習(xí)還有項(xiàng)目承接業(yè)務(wù)，擅長(zhǎng)的項(xiàng)目主要包括的方向有以下幾個(gè)方面：
1. MIPI視頻拼接
2. SLVS-EC轉(zhuǎn)MIPI接口(IMX472 IMX492)
3. PCIE采集系統(tǒng)
4. 圖像項(xiàng)目
5. 高速多通道ADDA系統(tǒng)
6. 基于FPGA板卡研發(fā)
7. 多通道高靈敏電荷放大器
8. 射頻前端
需要了解相關(guān)信息可以聯(lián)系：易老師13112063618（微信同號(hào)）