99在线精品免费视频九九视-99在线精品视频-99在线精品视频免费观里-99在线精品视频在线观看-99在线免费播放

一、 概述

二、基本概念

2.2硬件電路

2.4.2 基本邏輯運算

2.4.3 基本邏輯表達

2.4.4 邏輯函數

條目	說明
定義	把“與”、“或”、“非”這三種基本邏輯運算組合為邏輯表達式，表達式的運算結果賦于另一個變量，比如F，這個公式叫邏輯函數；
	例：         F = A & B | C； 可以抽象為： F = f（A，B，C）；
	邏輯函數和邏輯電路是相互對應的；
基本定律	運算規(guī)律： 1>>邏輯代數公理； 2>>邏輯代數基本定律； 3>>邏輯代數基本定理；
化簡方法	1>>基本定律； 2>>卡諾圖等； 3>>Q-M化簡法；

2.5 電路分類

條目	說明
信號類型	模擬電路
	數字電路
功能類型	數據處理電路
	控制電路
時序特性	組合邏輯電路
	時序邏輯電路
硬件類型	晶體管->門級->模塊級->系統(tǒng)級

2.6 建模

2.6.1 建模概述

2.6.2 Verilog邏輯設計

條目	邏輯描述	Verilog描述
分類	真值表	1-真值表建模；
	電路原理圖	2-結構化建模；
	1>>布爾表達式； 2>>電平觸發(fā)器； 3>>邊沿觸發(fā)器；	3-行為級建模：     1>>基于布爾方程；    2>>基于電平觸發(fā)器建模； 3>>基于邊沿觸發(fā)器建模；
		RTL級（Register Transfer Level）寄存器傳輸級；
		算法級建模：與硬件無關；

三、 組合邏輯電路

3.1 三態(tài)門3.1.1 工作原理

3.1.2 行為建模

3.2 編碼器

3.2.1 工作原理

3.2.2 行為建模

3.3 譯碼器

3.3.1 工作原理

3.2.2 行為建模

3.4 數據選擇器

3.4.1 工作原理

3.4.2 行為建模1

3.4.3 行為建模2

3.4.3 真值表建模

3.5 數值比較器

3.5.1 工作原理

3.5.2 行為建模1

3.5.2 行為建模2

四、 時序邏輯電路

4.1 概述

時序邏輯電路概述

問題： 在各種復雜的數字電路中，不但需要對二進制信號進行算術運算和邏輯運算，還需要將這些信號的運算結果保存起來。

解決： 觸發(fā)器（Filp-Flop）：能夠存儲1位二值信號的基本邏輯單元電路統(tǒng)稱；

觸發(fā)器種類：   1-電平觸發(fā)； 2-脈沖觸發(fā)；3-邊沿觸發(fā)； 注意： 電平觸發(fā)器（既電平鎖存器），例如在FPGA設計中鎖存器指的就是電平鎖存器（Latch）；

4.2 D型鎖存器

4.2.1 工作原理

4.2.2 行為建模

4.2.3 避免鎖存器

4.3 D型觸發(fā)器

4.3.1 工作原理

4.3.2 復位/置位D型觸器

4.3.3 行為建模

4.4 寄存器

4.4.1 工作原理

4.4.2 行為建模

4.5 移位寄存器

4.5.1 工作原理

4.5.2 行為建模

4.6 計數器

4.6.1 工作原理

4.6.2 行為建模

4.6.3 時序分析

4.7 狀態(tài)機

4.6.1 概述

定義	時序電路（sequential circuit）： 電路的輸出同時依賴于電路之前的狀態(tài)和當前輸入值； 有限狀態(tài)機（Finite state Machines）：     時序電路的別稱，簡稱狀態(tài)機，因為時序電路的功能行為可以用有限個狀態(tài)來表示；
描述方法	1-狀態(tài)表（state table）; 2-狀態(tài)圖（State Machine Chart）; 3-時序圖（Timing Diagram）； 4-算法狀態(tài)機流程圖（Algorithmic State Machine,ASM）; 5-順序功能圖（Sequential  Function Chart，SFC）； //PLC編程中使用
應用	序列檢測器（sequence detector）； 流程控制；

4.6.2 SFC

4.6.3 狀態(tài)機描述

4.6.4 狀態(tài)機實現

4.6.5 狀態(tài)機圖示

五、 算術運算電路

5.1 加法器

5.1.1 半加器工作原理

5.1.2 半加器行為建模

5.1.3 1位全加器工作原理

5.1.5 1位全加器行為建模

5.1.6 1位全加器行圖示

5.2 減法器5.2.1 原碼

條目	原碼
無符號整數	只可能是正數的數；0,1,2，…
有符號整數	可能為正數又可能為負數的數；-3，-2，-1,0，+1，+2，+3；
實數	帶有小數點的數；
原碼表示法	數字邏輯電路輸出高電平表示二進制1，輸出低電平表示二進制0；
	表示有符號正整數：將二進制數的最高有效位置‘0’，0001代表+1; 表示有符號正整數：將二進制數的最高有效位置‘1’，1001代表-1;
原碼缺點	計算 -5 – 8 =？ step1：（-5），（-8）求絕對值，為5,8； step2: 8-5=3; step3: 以絕對值大的一個數的符號作為差值符號為：-3； 實際電路需要：比較器，減法器； 補碼解決了這個問題

5.2.1 補碼

溫馨提示：明德揚2023推出了全新課程——邏輯設計基本功修煉課，降低學習FPGA門檻的同時，增加了學習的趣味性，并組織了考試贏積分活動

http://m.cqqtmy.cn/ffkc/415.html

（點擊→了解課程詳情?）感興趣請聯系易老師：13112063618（微信同步）

明德揚除了培訓學習還有項目承接業(yè)務，擅長的項目主要包括的方向有以下幾個方面：

1. MIPI視頻拼接
     2. SLVS-EC轉MIPI接口(IMX472 IMX492)
     3. PCIE采集系統(tǒng)
     4. 圖像項目
     5. 高速多通道ADDA系統(tǒng)
     6. 基于FPGA板卡研發(fā)
     7. 多通道高靈敏電荷放大器
     8. 射頻前端

需要了解相關信息可以聯系：易老師13112063618（微信同號）