每一個(gè)看來很成功的新事物，從誕生到發(fā)展壯大都不可避免地經(jīng)歷過艱難的歷程，FPGA也不例外。

FPGA一般來說比ASIC（專用集成芯片）的速度要慢，無法完成復(fù)雜的設(shè)計(jì)，但是功耗較低。但是他們也有很多的優(yōu)點(diǎn)比如可以快速成品，可以被修改來改正程序中的錯(cuò)誤和更便宜的造價(jià)。廠商也可能會(huì)提供便宜的但是編輯能力差的FPGA。因?yàn)檫@些芯片有比較差的可編輯能力，所以這些設(shè)計(jì)的開發(fā)是在普通的FPGA上完成的，然后將設(shè)計(jì)轉(zhuǎn)移到一個(gè)類似于ASIC的芯片上。另外一種方法是用CPLD（復(fù)雜可編程邏輯器件備）。

       雖然FPGA對(duì)于我們有很大的作用，但是要學(xué)好它不是見容易的事情，更不用說沒有經(jīng)過專業(yè)的培訓(xùn)學(xué)校培訓(xùn)。那么怎樣的才是好的學(xué)習(xí)路徑呢？明德?lián)P的教程在這方面就做得很好。

1. 把精力花在核心的20%的功能上。例如介紹quartus軟件，其他視頻都是花四五十分鐘時(shí)間講了一大堆功能，但明德?lián)P只花了十分鐘時(shí)間講了三個(gè)功能：新建工程、編譯工程和加載工程。掌握了這三個(gè)功能就能足夠玩轉(zhuǎn)FPGA了。

2.學(xué)習(xí)FPGA不難，難就難在FPGA的“準(zhǔn)備工作”太多。一般過程是購買開發(fā)板、要花幾天破解安裝軟件，要花一個(gè)月學(xué)習(xí)軟件的使用、再花2個(gè)月學(xué)習(xí)verilog語言，幾個(gè)月時(shí)間過去了，還沒看到效果，試問還有多少人能保持興趣呢？

3.開發(fā)板的學(xué)習(xí)流程：購買fpga開發(fā)板，按要求安裝破解軟件，根據(jù)文檔提示把工程加載到板子上看現(xiàn)象，現(xiàn)象不對(duì)檢查使用步驟，現(xiàn)象正確興奮一把，然后看代碼、然后又看代碼，然后又看代碼……。漫長的、痛苦的看代碼過程，如果是標(biāo)準(zhǔn)的代碼還好，但各種風(fēng)格不一、各種亂湊出來的代碼，估計(jì)都會(huì)讓人發(fā)瘋，看代碼也不知道要看啥，也看不出這代碼為什么好，為什么不好。試問這還有多少人有興趣學(xué)習(xí)呢？

所以，學(xué)好FPGA，需要正確的清晰的目標(biāo)、正確的集成電路設(shè)計(jì)，善于邏輯思維或推理分析能力，以后無論做什么項(xiàng)目，都難不倒你，因?yàn)槟阌姓_的學(xué)習(xí)路徑！