想要學好FPGA設計不是一件簡單的事情，但是技巧和方法到位了，這不是一件難事。明德揚總結了要學好FPGA，學習EDA邏輯設計的4個步驟，請拍磚！

1、首先，應該好好學習一下FPGA/CPLD的設計設計流程。

        不要簡單的以為就是設計輸入－》仿真－》綜合－》實現那么一回事，要摳細，要學精，要多問每個步驟的注意事項，區分相關步驟的聯系和區別。比如要搞清楚功能仿真、綜合后仿真、Translate后仿真、Map后的仿真、布局布線后仿真的作用都是什么，什么時候應該做，什么時候可以不做這些仿真！學習清楚了設計流程最大的好處就是有利于培養良好的EDA設計習慣，日后會受益非淺！

2、 關于設計輸入和Coding Style。

        設計輸入最好學習HDL語言，Verilog、VHDL都可以，可以把狀態機輸入和原理圖輸入作為補充內容，但不是重點。我在前面的帖子已經反復強調了 Coding Style的重要性。因為它是邏輯設計人員的一個基本業務素質。而且Coding Style不是看幾篇文章，學幾條原則就能夠成為高手的，他需要您在工作中不斷的體會和積累，在學習的最初，有Coding Style的意識，設計者就會有意的積累，對日后發展很有好處。反之則后患無窮。

3、培養硬件的意識，培養系統的觀念。

       我也在交流和授課的時候很強調硬件意識，如果從形式上看，邏輯設計隨著智能化和優化手段的不斷發展最后會越來越靈活，越來越簡單。比如我們現在在使用大型 FPGA時就很少談如何用Floorplanner優化，手動布線，如果用手動方式，其工作量太大了啊！一個設計的優劣，關鍵看其設計者的硬件意識，和系統意識。硬件意識就是要求先做到對設計的硬件胸有成竹，HDL代碼僅僅是一個表述心中硬件的工具。系統意識要求設計者有宏觀的觀念，對設計的全局有個合適的安排，比如時鐘域，模塊復用，約束，面積，速度等問題。要知道在系統上復用模塊節省的面積遠比在代碼上小打小鬧來的實惠得多。

4、最后才是工具軟件的使用。

        現在EDA軟件都越來越友好，越來越“傻瓜化”，如果您費了1年還沒有基本摸清軟件的使用，我敢說，那是一個比較爛的軟件（起碼在用戶接口上），因為這是和EDA這種方式的理念背道而馳的。但是作為設計者，軟件是工具，應該熟練掌握各個步驟不同方面的軟件，這樣才能最大程度地發揮您的聰明才智，才能使您如虎添翼！