明德?lián)P潘老師講解的筆試面試題，歷年來的筆試題都有講解，要找工作的收起來
建議先下載題目文件進行做題，而后看答案講解視頻哈！
一、題目文件：
二、逐題詳細講解：
第一題：
Write a sequence of 3-bit grey code. Can you derive a general equation to convert binary to grey code? [AMD 2008]
（點我觀看解題思路）
第二題：
怎樣將一個 single-bit 信號從快時鐘域送到慢時鐘域，或慢送到快？Multi-bit 信號呢？[AMD 2008]
（點我觀看解題思路）
第三題：
設計一個計算連續(xù) Leading Zeros 個數(shù)的電路。輸入 8-bit，輸出 4-bit。[AMD 2008]
（點我觀看解題思路）
第四題：
出下面兩個狀態(tài)機的邏輯綜合圖，并說明兩種寫法的優(yōu)缺點！[凹凸 2008]
（點我觀看解題思路）
第五題：設計地址生成器。[nVidia 2008]
要求依次輸出以下序列：
0,8,2,10,4,12,6,14,1,9,3,11,5,13,7,15,
16,24,18,26,.................................,31,
32,40,34,42,.................................,47,
48,56,50,58,.................................,63,
64,72,66,76,.................................,79
（點我觀看解題思路）
第六題：
假設存在 positive clock skew 為 10ns，問最高電路頻率。[SIRF 2008]
能容忍的最大 positive clock skew
能容忍的最大 negative clock skew
positive clock skew：DFF2 的 clock 比 DFF1 的來的晚
negative clock skew：DFF2 的 clock 比 DFF1 的來的早
Tsetup=1ns Thold=1ns Tclk->q=1ns
（點我觀看解題思路）
第七題：
阻塞賦值和非阻塞賦值的區(qū)別[Trident]
（點我觀看解題思路）
第八題：
化簡代碼使硬件盡可能少[Trident]
（點我觀看解題思路）
第九題：
2進制的 1101.101 變成十進制是多少？[Trident]
（點我觀看解題思路）
第十題：
下面哪種寫法會產(chǎn)生 latch？為什么？[SIRF 2008]
（點我觀看解題思路）
第十一題：
從仿真的角度設計測試 32(bit)*32(bit)的乘法器能否正常工作的過程？
（點我觀看解題思路）
第十二題：
從仿真的角度設計測試 1024-depth 的 SRAM 能否正常工作的步驟或過程，功能：有 10 位的讀寫指針，并且讀操作與寫操作可以同時進行，負責讀和寫的部分由一個控制器控制。
（點我觀看解題思路）
第十三題：
報文替換 ID 的功能
（點我觀看解題思路）
第十四題：
flip-flop 和 latch 的區(qū)別，rtl 中 latch 是如何產(chǎn)生的[SIRF 2008]
（點我觀看解題思路）
第十五題：
多時鐘域設計中，如何處理跨時鐘域信號？[SIRF 2008]
（點我觀看解題思路）
第十六題：
鎖存器比寄存器省面積，但為什么在 IC 設計中通常使用寄存器？[SIRF 2008]
第十七題：
用verilog/vhdl寫一個fifo控制器(包括空，滿，半滿信號)。（飛利浦－大唐筆試）
reg[N-1:0] memory[0:M－1]; 定義FIFO為N位字長容量M
第十八題：
FPGA 的片上RAM 資源，可以在設計中如下哪些應用？
a、ShiftRegister b、ROM
c、RAM d、FIFO
第十九題：
下列哪些屬于時鐘約束？
a、set_false_path b、set_input_path
c、set_max_delay d、set_multicycle path
第二十題：
FPGA可以有哪些工藝？
a、SDRAM b、SRAM c、EEPOM b、DDR e、FLASH
第二十一題：
下列哪些是FPGA片內(nèi)資源？
a、RAM b、LUT c、DSP d、SDRAM
第二十二題：
下列哪些選項是FPGA設計中必須的設計約束？
a、管腳約束 b、跨時鐘域約束
c、時鐘周期約束 d、片上RAM位置約束
第二十三題：
判斷：FPGA中，需要一個1MByte的存儲空間，用片上RAM實現(xiàn)即可。
第二十四題：
判斷：Latch 和Register 的結(jié)構(gòu)是不同的，Latch 是電位控制器件，Register是時序控制器件。
第二十五題：
判斷：FPGA設計中，訪問FLASH的速度比DDR快.
第二十六題：
闡述以下數(shù)字電路中時鐘屬性：(1) Jitter ：時鐘抖動 (2) clock_skew ：時鐘偏移。問題：這兩個不同嗎？
溫馨提示：明德?lián)P2023推出了全新課程——邏輯設計基本功修煉課，降低學習FPGA門檻的同時，增加了學習的趣味性，并組織了考試贏積分活動
http://m.cqqtmy.cn/ffkc/415.html
（點擊→了解課程詳情?）感興趣請聯(lián)系易老師：13112063618（微信同步）
明德?lián)P除了培訓學習還有項目承接業(yè)務，擅長的項目主要包括的方向有以下幾個方面：
1. MIPI視頻拼接
2. SLVS-EC轉(zhuǎn)MIPI接口(IMX472 IMX492)
3. PCIE采集系統(tǒng)
4. 圖像項目
5. 高速多通道ADDA系統(tǒng)
6. 基于FPGA板卡研發(fā)
7. 多通道高靈敏電荷放大器
8. 射頻前端
需要了解相關(guān)信息可以聯(lián)系：易老師13112063618（微信同號）
本文TAG：